MIG-1000 D500 V6.0 用户手册去哪里下载？

版本信息: S5.3M-AR MIG5.3.56497           Build20170322 webserver5.3.56497     Build20170322 logs5.3.56497          Build20170322 cgi5.3.56497           Build20170322 mdlan5.30.56497        Build20170322 dhcp5.3.56497          Build20170322 scclient4.2.56497      Build20170322 fwserver5.3.56497      Build20170322 fwmanger5.3.56497      Build20170322 userauth5.3.56497      Build20170322 arpguardctl5.3.56497   Build20170322 fluxctrl5.3.56497      Build20170322 authd5.3.56497         Build20170322 Custom-built (1 2017-06-20_09:09:52)-i-hnshbt(2020-05-28_12:59:40)-ls-GPLAT-2017052401 DLAN_5.3_6.X_TSACK_SP4  Build20190628 DLAN_5.X-6.X_UM_SP  Build20200407 Custom-built (1 2020-07-02_17:41:23)-i-LJDC(2020-07-22_10:25:11)-dtt-MIG-2020062302 SP_MIG_JG_01 Build20210330 SP_MIG_JG_02 Build20220627 update date 2022-11-17

感谢楼主分享，学习一下

感谢楼主分享，学习一下

===================================================================
                MT7621   stage1 code 10:33:55 (ASIC)
                CPU=500000000 HZ BUS=166666666 HZ
==================================================================
Change MPLL source from XTAL to CR...
do MEMPLL setting..
MEMPLL Config : 0x31100000
3PLL mode + External loopback
=== XTAL-40Mhz === DDR-800Mhz ===
PLL2 FB_DL: 0x11, 1/0 = 587/437 45000000
PLL3 FB_DL: 0x12, 1/0 = 516/508 49000000
PLL4 FB_DL: 0x12, 1/0 = 616/408 49000000
do DDR setting..[01F40000]
Apply DDR3 Setting...(use customer AC)
          0    8   16   24   32   40   48   56   64   72   80   88   96  104  112  120
      --------------------------------------------------------------------------------
0000:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0001:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0002:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0003:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0004:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0005:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0006:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0007:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0008:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0009:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
000A:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
000B:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
000C:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
000D:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
000E:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    1    1
000F:|    0    0    0    0    0    0    0    1    1    1    1    1    1    1    1    1
0010:|    1    1    1    1    1    1    1    1    1    1    1    1    1    1    0    0
0011:|    1    1    1    1    1    1    0    0    0    0    0    0    0    0    0    0
0012:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0013:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0014:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0015:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0016:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0017:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0018:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
0019:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
001A:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
001B:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
001C:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
001D:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
001E:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
001F:|    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0    0
rank 0 coarse = 16
rank 0 fine = 56
B:|    0    0    0    0    0    0    1    1    1    0    0    0    0    0    0    0
opt_dle value:7
DRAMC_R0DELDLY[018]=00002D2E
==================================================================
                RX      DQS perbit delay software calibration
==================================================================
1.0-15 bit dq delay value
==================================================================
bit|     0  1  2  3  4  5  6  7  8  9
--------------------------------------
0 |    13 11 13 13 12 11 13 11 8 11
10 |    10 12 7 12 10 11
--------------------------------------

==================================================================
2.dqs window
x=pass dqs delay value (min~max)center
y=0-7bit DQ of every group
input delayQS0 =46 DQS1 = 45
==================================================================
bit     DQS0     bit      DQS1
0  (2~90)46  8  (1~86)43
1  (1~90)45  9  (1~88)44
2  (1~90)45  10  (0~86)43
3  (1~90)45  11  (1~84)42
4  (1~89)45  12  (1~85)43
5  (1~90)45  13  (1~88)44
6  (1~91)46  14  (1~90)45
7  (1~91)46  15  (1~88)44
==================================================================
3.dq delay value last
==================================================================
bit|    0  1  2  3  4  5  6  7  8   9
--------------------------------------
0 |    13 12 14 14 13 12 13 11 10 12
10 |    12 15 9 13 10 12
==================================================================
==================================================================
     TX  perbyte calibration
==================================================================
DQS loop = 15, cmp_err_1 = ffff0000
dqs_perbyte_dly.last_dqsdly_pass[0]=15,  finish count=1
dqs_perbyte_dly.last_dqsdly_pass[1]=15,  finish count=2
DQ loop=15, cmp_err_1 = ffff0000
dqs_perbyte_dly.last_dqdly_pass[0]=15,  finish count=1
dqs_perbyte_dly.last_dqdly_pass[1]=15,  finish count=2
byte:0, (DQS,DQ)=(8,8)
byte:1, (DQS,DQ)=(8,8)
20,data:88
[EMI] DRAMC calibration passed

===================================================================
                MT7621   stage1 code done
                CPU=500000000 HZ BUS=166666666 HZ
===================================================================


U-Boot 1.1.3 (Feb 23 2017 - 14:51:40)

Board: Ralink APSoC DRAM:  
The Addr[90000000],do back ring  
256 MB
relocate_code Pointer at: 8ffb8000

Config XHCI 40M PLL
flash manufacture id: c2, device id 20 1a 39
find flash: MX66L51235F
SPI Flash Size:0x4000000
============================================
Ralink UBoot Version: 4.3.0.0
--------------------------------------------
ASIC MT7621A DualCore (MAC to MT7530 Mode)
DRAM_CONF_FROM: Auto-Detection
DRAM_TYPE: DDR3
DRAM bus: 16 bit
Xtal Mode=3 OCP Ratio=1/3
Flash component: SPI Flash
Date:Feb 23 2017  Time:14:51:40
============================================
icache: sets:256, ways:4, linesz:32 ,total:32768
dcache: sets:256, ways:4, linesz:32 ,total:32768

##### The CPU freq = 500 MHZ ####
estimate memory size =256 Mbytes
#Reset_MT7530
set LAN/WAN WLLLL

Please choose the operation:
   2: Load system code then write to Flash via TFTP.
   3: Boot system code via Flash (default).
   4: Entr boot command line interface.
   6: Load FileSystem code then write to Flash via TFTP.
   7: Load Boot Loader code then write to Flash via Serial.
   9: Load Boot Loader code then write to Flash via TFTP.